

北 京 邮 电 大 学

实 验 报 告

课程名称 数字逻辑与数字系统实验

实验名称 基本门电路与三态门 & 数据选择器和译码器

人工智能 学院 2022219107 班 姓名 王殿云

教师 石劭轩、李晶 成绩

2023 年 10 月 29 日

一、 实验任务及目的

实验任务：

实验一：

分别测试 74LS00， 74LS28（02）， 74LS86 逻辑门的输入与输出之间的逻辑关系；

实验二：

测试 74LS153 中一个 4 选 1 数据选择器的逻辑功能。

测试 74LS139 中一个 2-4 译码器的逻辑功能。

实验目的：

实验一：

1. 掌握 TTL 与非门，或非门和异或门输入与输出之间的逻辑关系；
2. 熟悉 TTL 中，小规模集成电路的外形，管脚和使用方法；
3. 掌握三态门逻辑功能和使用方法；
4. 掌握用三态门构成总线的方法和特点；
5. 掌握 TEC8 数字电路实验系统的使用方法；
6. 初步学会用示波器测量简单数字波形；

实验二：

1. 熟悉数据选择器的逻辑功能；
2. 熟悉译码器的逻辑功能；

二、 实验环境

本次实验使用 TEC-8 实验系统作为物理实验环境，实验系统上配有数码管、交通灯、喇叭、LED 显示、时序、电平开关、常用交流电源、脉冲源、时钟源、数据开关和各种实验所需的数字逻辑芯片，本次实验用到的实验芯片和其他设备如下：

二输入四与非门：74LS00；
二输入四或非门：74LS28（02）；
二输入四异或门：74LS86；
四总线缓冲器（三态输出）：74LS125；
双 4 选 1 数据选择器 74LS153；
双 2-4 线译码器 74LS139；
TEC8 数字电路实验系统；
TBS1102B-EDU 双踪示波器；

三、 实验过程描述

实验芯片：

本次实验中使用的集成电路芯片均为双列直插式芯片，逻辑电路封装在芯片内部，外边有直插式引脚接受输入或提供输出。

本次实验中使用的芯片及其引脚排列规则图如下：

实验一：

74LS00 引脚排列规则：

1	1A	VCC	14
2	1B	4B	13
3	1Y	4A	12
4	2A	4Y	11
5	2B	3B	10
6	2Y	3A	9
7	GND	3Y	8

74LS28(02)引脚排列规则;

1	1Y	VCC	14
2	1A	4Y	13
3	1B	4B	12
4	2Y	4A	11
5	2A	3Y	10
6	2B	3B	9
7	GND	3A	8

74LS86 引脚排列规则:

1	1A	VCC	14
2	1B	4B	13
3	1Y	4A	12
4	2A	4Y	11
5	2B	3B	10
6	2Y	3A	9
7	GND	3Y	8

74LS125 引脚排列规则:

1	1G'	VCC	14
2	1A	4G'	13
3	1Y	4A	12
4	2G'	4Y	11
5	2A	3G'	10
6	2Y	3A	9
7	GND	3Y	8

实验二:

74LS153 引脚排列规则:

1	1G'	VCC	16
2	B	2G'	15
3	1C3	A	14
4	1C2	2C3	13
5	1C1	2C2	12
6	1C0	2C1	11
7	1Y	2C0	10
8	GND	2Y	9


74LS139 引脚排列规则：

1	1G'	VCC	16
2	1A	2G'	15
3	1B	2A	14
4	1Y0	2B	13
5	1Y1	2Y0	12
6	1Y2	2Y1	11
7	1Y3	2Y2	10
8	GND	2Y3	9


电路分析：

实验一：


对 74LS00 与非门芯片实验电路，其交流电输入与接地端分别接实验箱交流电输出和接地端。1A 与 1B 分别接两个高低电平可控的电平开关，以控制输入。1Y 接高电平亮低电平灭的小灯泡，反应芯片中第一组与非门电路在不同输入下的输出情况。电路图如下：



对 74LS28(02)或非门芯片实验电路，其交流电输入和接地端情况同 74LS00 实验电路。芯片中第一个或非电路的输入 1A 与 1B 接两个电平开关，控制输出 1Y。1Y 接小灯泡反应输出情况。电路图如下：




对 74LS86 异或门芯片实验电路，其交流电输入、接地端、1A、1B、1Y 情况均与上述两个实验相同。电路图如下：




对 74LS125 三态门实验电路，实验中用到 74LS125 和 74LS00 两个芯片交流电输入和接地端情况均与 74LS00 实验电路相同。

第一个实验电路中，74LS125 芯片的 1A 输入端与 1G' 控制端接电平开关。其输出端 1Y 连接 74LS00 芯片的 1A 输入。74LS00 芯片的 1B 输入连电平开关控制输入。本实验中还使用了示波器观察两个芯片的输出波形，示波器两个端口分别接两个芯片的输出端，同时接地处与实验箱相连。电路图如下：




第二个实验电路中，74LS125 芯片两个输入端分别接 10KHZ、1KHZ 信号，将两个三态门构成一条总线。示波器的一个输入接总线，接地端接实验箱上的接地口。电路图如下：




实验二：

对 74SL153 数据选择器实验电路，交流电输入和接地端情况均与实验一中实验电路相同。其数据输入端 1C0~1C3 分别接试验箱上 100KHz、10Hz、1KHz 和时序 SR 口脉冲源，使能端 1G 接电平开关 K1，数据选择端 1A、1B 分别接电平开关 K2 和 K2，输出端连接至示波器的输入接口，示波器接地线接实验箱接地端口。实验电路如图：




对 74SL139 择器实验电路，交流电输入和接地端情况均同上。其译码输出端 1Y0~1Y3 分别接试验箱上四个电平指示灯，使能端 1G 接电平开关 K1，选择端 1A、1B 分别接电平开关 K2 和 K2，输出端连接至示波器的输入接口，示波器接地线接实验箱接地端口。实验电路如图：




接线图：

实验一：


74LS00 与非门芯片实验电路：





74LS28(02) 或非门芯片实验电路：



74LS86 异或门芯片实验电路：




74LS125 三态门实验电路：




实验二：

74LS153 数据选择器电路：



74LS139 译码器电路：





实验现象：

实验二：


74LS00 与非门芯片实验：

当芯片输入连接的两个电平开关 K1 与 K2 同时保持高电平状态时，芯片输出连接的小灯泡熄灭，其余情况小灯泡均保持常亮。



74LS28 (02) 或非门芯片实验：

当芯片输入连接的两个电平开关 K1 与 K2 同时保持低电平时，芯片输出连接的小灯泡保持点亮状态，其他情况小灯泡均处于熄灭状态。



74LS86 异或门芯片实验：

当芯片输入连接的两个电平开关 K1 与 K2 同时保持高电平或同时保持低电平时，芯片输出连接的小灯泡保持点亮状态，其他情况小灯泡均处于熄灭状态。

74LS125 三态门实验：

实验 1：

下面用 0 代表低电平，1 代表高电平，V1 代表三态门输出，V2 代表与非门输出。当 K1、K2、K3 分别为 0、0、0 时，V1 最大值 240mV，V2 最大值 4.80V。当 K1、K2、K3 分别为 0、1、0 时，V1 最大值 2.72V，V2 最大值 4.80V。当 K1、K2、K3 分别为 0、0、1 时，V1 最大值 240mV，V2 最大值 400mV。当 K1、K2、K3 分别为 0、1、1 时，V1 最大值 176mV，V2 最大值 4.60V。当 K1、K2、K3 分别为 1、0、0 时，V1 最大值 384mV，V2 最大值 4.60V。当 K1、K2、K3 分别为 1、0、1 时，V1 最大值 240mV，V2 最大值 400mV。当 K1、K2、K3 分别为 1、1、0 时，V1 最大值 400mV，V2 最大值 4.80V。当 K1、K2、K3 分别为 1、1、1 时，V1 最大值 2.80V，V2 最大值 400mV。波形为高低不一的直线，具体波形图见图 1~图 4。

实验 2：

当 10KHZ 信号和 1KHZ 信号接入芯片输入端而两控制端分别由高低电平控制后，示波器上显示一条方波的波形图，波形图见图 5。

实验二：


74LS153 数据选择器电路：

当 G' 为 1 时，示波器显示的输出为直线。当 G' 为 0 时，若 B、A、1C0 分别为 0、0、0，示波器无变化，若 B、A、1C0 分别为 0、0、1，示波器显示一条方波，若 B、A、1C1 分别为 0、1、0，示波器无变化，若 B、A、1C1 分别为 0、1、1，示波器显示一条方波，若 B、A、1C2 分别为 1、0、0，示波器无变化，若 B、A、1C2 分别为 1、0、1，示波器显示一条方波，若 B、A、1C3 分别为 1、1、0，示波器无变化，若 B、A、1C3 分别为 1、1、1，示波器显示一条方波。



74LS139 译码器电路：

当 G 为 1 时，四个小灯都亮。当 G 不为 1 时， 若 1B、1A 为 0、0，Y0~Y3 亮灭情况分别为 0、1、1、1，若 1B、1A 为 0、1，Y0~Y3 亮灭情况分别为 1、0、1、1，若 1B、1A 为 1、0，Y0~Y3 亮灭情况分别为 1、1、0、1，若 1B、1A 为 1、1，Y0~Y3 亮灭情况分别为 1、1、1、0。



真值表：
实验一：

74LS00 与非门：

1A	1B	1Y
0	0	1
0	1	1
1	0	1
1	1	0

74LS28 (02) 或非门：

1A	1B	1Y
0	0	1
0	1	0
1	0	0
1	1	0

74LS86 异或门：

1A	1B	1Y
0	0	0
0	1	1
1	0	1
1	1	0

74LS125 三态门实验 1：

1G' (74LS125)	1A (74LS125)	1B (74SL00)	1Y (74LS125)	1Y (74SL00)	U1	U2
0	0	0	0	1	240mV	4. 80V
0	0	1	0-	0	240mV	400mV

0	1	0	0	1	2.72V	4.80V
0	1	1	0	1	176mV	4.60V
1	0	0	0	1	384mV	4.60V
1	0	1	0	0	240mV	400mV
1	1	0	1	1	400mV	4.80V
1	1	1	1	0	2.80V	400mV

实验二：

74LS153 数据选择器：

1G'	1B	1A	1C0	1C1	1C2	1C3	Y	波形图
1	X	X	X	X	X	X	0	图 6
0	0	0	0	X	X	X	0	图 7
0	0	0	1	X	X	X	1	图 8
0	0	1	X	0	X	X	0	图 9
0	0	1	X	1	X	X	1	图 10
0	1	0	X	X	0	X	0	图 11
0	1	0	X	X	1	X	1	图 12
0	1	1	X	X	X	0	0	图 13
0	1	1	X	X	X	1	1	图 14

74LS139 译码器：

1G'	1A	1B	1Y0	1Y1	1Y2	1Y3
1	X	X	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0

波形图：

实验一：




图 1




图 2




图 3




图 4



图 5
实验二:




图 6




图 7




图 8




图 9




图 10




图 11



图 12




图 13




图 14

四、 实验结果

问题分析：

实验一：

分析实验一中的实验结果可知，与非门、或非门与异或门都是负责对输出进行逻辑处理的逻辑门，各门逻辑功能不同。其中与非门的逻辑功能是仅在两个输入为 1 时输出 0，其余情况皆输出 1，或非门的逻辑功能是仅在两个输入为 0 时输出 1，其余情况皆输出 0，异或门的逻辑功能是当两个输入不同时输出 1，其余情况输出 0。而三态门作为逻辑元件，其功能是在控制端为 0 时输出输入端 A 的结果，控制端为 1 时输出 0。

实验二：

分析实验二中的实验结果可知，74LS139 中引脚 G' 的功能是控制数据选择器工作状态，当引脚 G' 输入为 1 时，选择器不工作，输出恒为 0，当引脚 G' 输入为 0 时，输出对应的数据引脚所接的信号。74LS153 中引脚 G' 的作用也是控制译码器工作，当 G' 输入为 1 时，输出恒为 0，当 G' 输入为 0 时，输出 BA 编码经过译码后的结果。

实验总结：

实验一：

本次实验让我了解了与非门、或非门、异或门和三态门的逻辑功能和芯片外形，学习到

了使用三态门构成总线的方法和特点，让我熟悉了数字逻辑实验箱的使用方法，也了解了如何使用示波器检查输出波形。

实验二：

本次实验让我熟悉了数据选择器和译码器的逻辑功能，了解了其工作原理和验证电路的搭建方法，熟练掌握了使用示波器检查芯片输出波形的方法。。